半导体“时钟缓冲器（Clock Buffer ）”芯片的详解；

【博主简介】本人“爱在七夕时”，系一名半导体行业质量管理从业者，旨在业余时间不定期的分享半导体行业中的：产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言：真知不问出处，所分享的内容如有雷同或是不当之处，还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习！

年前，因为一单客户投诉，引发出了关于时钟buffer芯片客户端拓扑基础应用的一些相关知识。因此，本章节就此类芯片，跟大家分享一下时钟Buffer芯片的定义、工作原理、应用领域、特点优势等内容。

在分享时钟buffer芯片前，我们先梳理一下“时钟”的起源和发展史，这样有利于解除大家心中疑惑。

一、时钟的起源

时钟起源于巴比伦，六千年前的巴比伦人制作出了日晷，通过太阳影子判断时间。后来为了弥补日晷在无光环境下的不足，设计出了滴漏，用水流速度判断时间。1283年，英格兰出现了首个机械时钟，并逐渐设计出钟楼、钟表等计时工具。

二、时钟的发展历史

时钟的发展经历了三个阶段：日晷计时、齿轮组成计时和电子芯片计时。回顾人类科学发展史，计时器的发展历史是与整个人类文明史同步的。对于生命个体而言，时间长河托起生命之帆。正是因为有了时间测量，人类得以准确记录下自己的生命足迹。

将石英晶体运用在钟表上是一种现代的发明，世界上第一个石英表是瑞士在1967年7月制成的。利用石英晶体会产生规律的振动，生成电子产品所需的时钟信号，推动着科技的高速发展。

进入二十一世纪，万物互联已经深入到通信、AIoT、汽车、消费、工业、医疗等众多领域。随之而来，不同应用场景下设备之间如何通过高精度时钟来同步协调，时钟产品也开始倍受广泛关注，时钟产品进入蓬勃发展时期，产品种类也越来越多。

常用的时钟产品主要分六个大类：振荡器、时钟发生器、时钟缓冲器、抖动衰减产品、时钟同步产品和其它简单的时钟器件。

三、时钟buffer芯片的定义

讲到时钟buffer芯片，先解释一下这其中的“buffer”，即：缓冲器的意思。而时钟缓冲器就是同行中常讲的：Clock Buffer，主要分为扇出缓冲器和零延迟缓冲器。时钟Buffer本身是无法产生频率源的，它的主要作用是将晶体或晶振产生的时钟信号进行复制、格式转换及电平转换。选对合适的时钟Buffer，可以减少晶体或晶振使用，降低系统成本。

其实，讲到时钟缓冲器（Clock Buffer），我们就有必要还要认识一下时钟发生器（Clock Generator），它是用来产生时钟信号的器件。时钟发生器常用于数字产品中，所有的组件根据时钟发生器产生的时钟信号来同步运算。数字产品必须有时钟的控制才能精确处理数字信号。若时钟不稳定，轻则造成数字信号传送上的错误，重则导致数字设备无法正常运作。

至于这两者具体的作用和应用情况，有兴趣的朋友可以自行查阅相关资料，在此我就不过多赘述了。

四、时钟buffer芯片的工作原理

时钟buffer芯片的工作原理主要有以下三个：

1、信号放大

时钟Buffer芯片接收输入的时钟信号，并将其放大到足够的电压幅度，以确保信号质量和稳定性。

2、信号恢复

在信号传输中可能因延迟或噪声而导致信号失真，时钟Buffer芯片可恢复信号的波形和周期，确保信号的准确性。

3、信号分配

时钟Buffer芯片还可以将放大且恢复后的时钟信号分配给多个输出端口，保证各个部件同时接收到同步的时钟信号。

五、扇出型时钟buffer芯片的选型

基于非PLL的扇出型缓冲器是一种将一路时钟源信号通过频率复制生成多路时钟信号的器件，通常时钟缓冲器还兼具有时钟分配，格式转换和电平转换的功能。

对于一个大型电子系统来说，需要很多不同频点和同频点的时钟来保障系统的精准运行。但是，如果每个节点都选用晶振或晶体，则会增加PCB园板子尺寸和BOM成本。而选择集成度更高的时钟芯片和时钟缓冲器则可以有效降低系统成本，简化电路设计，同时也能为系统多个组件提供多路参考时钟。

那么，时钟缓冲器究竟应该怎么选，才能更适合自己的使用场景呢?可以从下面这几个关键指标来做选择：

1、附加(额外)相位抖动

时钟源经过缓冲器后，缓冲器本身的抖动会增加到时钟的内在抖动上，从而恶化整个系统时钟的相位噪声，这个参数定义为缓冲器的额外抖动或者在指定频带范围内的额外相位抖动。

时钟缓冲Q器本身不产生时钟信号，除非有输入信号，否则不能测量相位抖动。为了定性分析缓冲器对于相位抖动的影响，必须首先测量时钟源的相位抖动，然后是时钟源和缓冲器一起工作时的相位抖动，缓冲器的相位抖动可以通过公式计算出来。

在计算相位抖动时通常做的假设是时钟源和缓冲器噪声不相关，而且由纯粹的随机抖动组成。

当然，附加相位抖动还依赖于输入时钟信号的信号转换率(slew rate)。较低的slew rat通常导致较高的附件抖动。这也是设计人员需要考虑的。

2、输入时钟参数

不同的电子系统的时钟源是不一样的，有晶体、振荡器或者外部时钟，格式也不一样，有单端和差分。

有些时钟缓冲器可以支持3种不同的输入，涵盖了目前市场上普遍的输入方式，可以满足客户日常使用。

3、输出时钟参数(包括输出路数、输出电压、输出格式等)

随着电子产品的功能的增加，对芯片功能和产品功耗的要求也越来越高，针对时钟bufer口输出电压的要求也越来越多。

有些时钟bufer可以支持多种电压输出，单端输出电压1.5v/1.8v/2.5v/3.3v;差分输出电压2.5v/3.3v。最多可以满足10路输出，能够适配于不同的客户需求。

当然，时钟缓冲器的参数还有:输出之间的指定偏斜;电源噪声抑制比(PSRR)等。

因此，要想选到更好的时钟buffer，可以从使用场景的数据指标要求入手，选择适配这些指标的时钟Buffer即可。

六、时钟buffer芯片与时钟芯片的区别

时钟缓冲芯片（Clock Buffer Chip）和时钟芯片（Clock Chip）是两种常见但功能不同的集成电路。尽管它们都涉及时钟信号处理，但在设计和应用中有着明显的区别。

1、时钟缓冲芯片

相对而言，时钟缓冲芯片则更专注于时钟信号的分配和缓冲放大。它们接收来自时钟源或时钟芯片的信号，并将其放大、处理后再分配给系统内部的各个模块，以确保时钟信号的质量和稳定性。

时钟缓冲芯片的特点包括：

a. 主要用于时钟信号的分配、驱动和放大，以克服时钟信号在传输中的衰减和延迟；

b. 通常包含多个时钟输出通道，每个通道可以独立地配置为不同的频率、相位或占空比；

c. 能够提供低时延、低抖动的时钟分配解决方案；

d. 经常用于大型系统或高速数字电路设计中，以确保各个模块能够按时获得正确的时钟信号。

2、时钟芯片

时钟芯片通常被用于产生各种频率和相位的时钟信号，用来同步数字系统中的操作。这些芯片通常包括PLL（锁相环）模块、分频器和其他时钟发生器，以确保设备内部各部件之间的同步性。

时钟芯片的关键特点包括：

a. 提供稳定、精确的时钟信号；

b. 具有可编程性，能够根据用户需求配置输出时钟的频率和相位；

c. 通常集成了各种时钟管理功能，如频率调整、时序控制等；

d. 用于主控芯片或系统级集成电路（SoC）中，以便整个系统内各部件同步。

总之，时钟芯片主要是用于生成、管理时钟信号，保证整个系统在同步工作；而时钟缓冲芯片则是专注于时钟信号的分配和驱动，确保时钟信号在长距离传输时质量稳定。理解它们各自的功能和特点，对于电子系统设计者和工程师来说至关重要。

七、时钟buffer芯片的主要应用

1、时钟信号复制

时钟信号复制简单理解就是将一路时钟源信号通过频率复制生成多路时钟信号。

从下图中可以看到1路时钟信号输入可以分出5路相同的时钟信号输出，并且可以通过OE管脚控制信号输出与否。

2、时钟信号格式转换

除了时钟信号复制外，现在很多时钟Buffer也同时具有时钟信号格式转换功能，将一种格式的输入时钟信号转换成另一种格式输出。

下图是这种Buffer的功能框图，输入可以选择3路中的任意一路，其中输入口0和1支持的信号格式可以是LVPECL、LVDS、HCSL、SSTL、LVCMOS、LVTTL中任意一种，而XTAL输入口则支持无源晶体输入。差分输出时钟类型可以通过OUT_MODEA【1:0】及OUT_MODEB【1:0】分别单独配置，选择LVPECL、LVDS、HCSL或高阻状态。

在服务器、网络设备、存储设备等应用中，像CPU、PCIe交换芯片、PCIe扩展卡、Wifi控制器、GE口等很多芯片之间都是通过PCIe协议来传输高速数据，系统中需要多个HCSL格式的100M参考时钟，而市场上没有直接输出HCSL信号的晶振，这时可以用100M LVDS或LVPECL输出的晶振，通过Buffer转换为100M HCSL时钟信号格式来满足应用。

3、时钟信号电平转换

在下图中，大家看到有VDD的多个电源PIN，这里的VDD_CORE是核心电压，也是输入时钟信号的电压，而输出信号电压可以不同于VDD_CORE，比如VDD_CORE是3.3V，而VDD_IO可以选择3.3V、2.5V、1.8V等多种电压输出，即时钟信号的电平转换。

八、时钟buffer芯片的特点与优势

时钟buffer芯片的核心特点与优势结合性能、兼容性、功耗及应用场景4方面可归纳到以下5点：

1、高驱动能力与宽频支持

采用差分输入/输出设计，可驱动1MHz~350MHz频率，满足多设备同步需求，另外，还可通过宽长比优化电路结构，提升信号摆幅和上升沿速度，增强后端负载驱动能力。

2、低功耗设计与小封装

设计上注重支持低功耗HCSL和LVDS接口，降低系统整体能耗，符合现代电子设备对节能环保的需求，还采用小型QFN32封装（5mm×5mm），适合高密度集成场景。

3、低抖动输出

PCIe 5.0规范下附加抖动仅6fs，满足高速设备对时序的严格要求，且支持PCIe Gen 1/2/3/4/5全代兼容，确保向后兼容性。

4、灵活控制与兼容性

支持通过I2C或独立引脚控制输出引脚关断，增强系统灵活性，同时还兼容PCIe标准，简化系统设计并降低布线复杂性。

5、电磁兼容性与电压范围

支持SSC（静电放电保护）以降低EMI，保障信号纯净度，且工作电压为2.5~3.3V，适应不同供电环境。

因此，时钟buffer芯片通过低抖动、高驱动能力、低功耗及广泛兼容性，成为高性能计算、高速存储设备等场景中保障时序一致性的关键组件。

九、时钟buffer芯片的应用领域

时钟buffer芯片当前均有应用于服务器、存储设备、PCIe卡、以太网线卡、射频拉远单元和基站单元、无线和有线基础设施、网络和数据通信、医疗成像、便携式测试和测量等领域。具体来讲，在以下四个高新领域应用最为频繁和重要：

1、计算机系统

在计算机的主板、处理器、存储器等部件中广泛应用，确保各个组件之间的时序一致性，提高系统性能。

2、通信设备

在通信基站、网络交换设备等通信系统中使用，保证数据传输的同步性和稳定性，提高通信质量。

3、工业控制

用于工控系统、自动化设备等领域，确保各个部件的协调运行，实现高效的生产控制。

4、消费电子产品

时钟Buffer芯片用于数字电视、音频处理器、摄像机等设备中，提供高质量的音视频信号。

十、写在最后面的话

时钟Buffer芯片通常具有低功耗、小封装、高稳定性和高频率等特点。随着数字电子设备的不断发展和复杂性的增加，对时钟信号的要求也越来越高，时钟Buffer芯片的功能和性能也得到了不断的提升。它在现代电子设备中的重要性不可忽视，对设备的正常运行和性能提升起着关键作用。

免责声明

【我们尊重原创，也注重分享。文中的文字、图片版权归原作者所有，转载目的在于分享更多信息，不代表本号立场，如有侵犯您的权益请及时私信联系，我们将第一时间跟踪核实并作处理，谢谢！】

审核编辑 黄宇