学会用Signal Tap逻辑分析仪查看信号波形

Signal Tap Logic Analyzer是Quartus Prime设计软件中自带的系统级调试工具，它可以在FPGA设计中采集和显示实时的信号行为；当配置完FPGA后，无需额外的I/O引脚即可检查器件操作期间内部信号的行为。

打开Signal Tap Logic Analyzer后，设置信号采集时钟、信号节点等，重新编译工程并配置FPGA，选择AutoRun Analysis即可连续采集数据，关于Signaltap调试工具的详细讲解请参考微信文章：10-SDRAM控制器的设计—— signaltap 调试

1.连接硬件：用一根HDMI线缆连接HDMI显示器和DE10-Nano， 然后用一根Mini USB线连接PC和DE10-Nano， 最后给DE10-Nano开发板插上5V电源。

2. 点击Tools 菜单选择Signal Tap Logic Analyzer。

3.鼠标在空白处右击选择Add Nodes：

4.在Look in处选择u_vga_generator，Filter处选择Design Entry(all name)，然后点击List，可以看到该模块里面的信号端口都出现在左侧：

5.用鼠标选中你想观察的信号，点击箭头的所示的按钮将信号添加进去：

当前添加了这些信号：

6.点击Insert， 然后点击Close退出信号的添加。

7.按照下图所示步骤去添加波形采样的时钟：

8. 点击Setup选择DE-SoC[USB-1]端口：

9.点击Scan Chain选择@2: 5CSEBA6...0X02D020DD：

10.点击如下图所示的Start Compilation 按钮开始编译。

此时会弹出如下对话框，直接点击Yes继续编译流程。

11.点击Program Device 将FPGA 配置文件下载到开发板：

12.点击Autorun Analysis - F6按钮即可开始观察波形：

可以看到各个信号随时间实时改变，因为像素时钟频率高，所以信号的变化很快。

可以只点击Run Analysis按钮定格到某一刻去看看各个信号之间的变化，也可以用鼠标左键点击波形图去放大波形来查看细节。